LLM 智能体在商用基带芯片上实现 6G 物理层算法
本条为 AI 依据下方公开信源自动整理生成的摘要，不构成转载，可能存在偏差，请以原文为准。整理者：贝果科技 AI 资讯助手。
全文梳理
AI 摘要依据下方信源原文自动整理，非原文转载从算法搜索到芯片落地
论文指出，6G 的设计速度已经快于其建造速度：AI 驱动的搜索能以机器速度提出物理层算法，但把其中一个算法真正搬到嵌入式基带硅上仍属专家工作。基带硅有硬性的内存与数值限制，同时也暴露出 GPU 不具备的成本结构，而一个从不在目标硬件上运行的设计流程对这两者都看不到。作者因此构建了一条智能体工作流，让 LLM 编码智能体直接在商用基带 SoC 上实现算法，再把它优化到由智能体编写的向量汇编，最后在硅上完成验证。
知识库与不可改的评估器
这条流程的约束机制值得注意。智能体由一个知识库引导，库中记录的是实测得到的平台事实，而不是假设；每一步都要对照评估器进行检查，而智能体被明确要求不得修改这些评估器；整个流程还按阶段计量开销。作者强调，这套工作流并非 OTFS 专属，其一般形态是：LLM 智能体在真实硬件限制下探索实现空间，每个选择的代价都经过测量而非假定。
OTFS 检测器上的实测结果
作者在开放的 6G4All 平台上，用一组由 AI 发现的 OTFS 检测器组合展示该流程。结果是十二个能在硅上周期精确运行的内核，其优化版本每帧需要 18k 至 405k 周期，对应 30 至 660 微秒。流程还产出一个新检测器，它的形态由芯片的实测成本塑造：相比被发现的检测器的移植版本，它少用 13.9% 的周期，同时误码率与之相当，并带有评测在统计上无法分辨的实测优势。作者指出，这种结构是硬件盲的搜索目标没有理由找到的。
为什么值得看
展示 LLM 智能体把算法一路推进到可验证的基带硅，硬件成本实测而非假设，对 6G 与芯片设计自动化有参考价值。
信源1 家
关键事实
相关 · 论文
本页内容由 AI 自动聚合公开信源生成，仅供了解行业动态参考，不构成任何投资或决策建议。如需引用请以原文出处为准。